Desde el punto de vista del estudiante, supongo que las herramientas GRATUITAS y de código abierto serán útiles. Aquí hay una lista de herramientas que conozco y que serían útiles
- www.edaplayground.com - Disponible GRATIS para simular diseños basados en SystemVerilog y testbenches. También soporta la metodología de verificación UVM completa. Se puede utilizar para realizar tareas de proyectos o prácticas para aprender el modelado de diseños en HDL y la verificación de los mismos utilizando testbenches. La interfaz basada en la web también tiene un visor de formas de onda que se puede utilizar para ver formas de onda. También se puede utilizar para compartir el código con otros.
- https://easyeda.com/ - Haga simulación de circuitos, diseño de PCB, diseño de circuitos electrónicos en línea de forma gratuita
- https://systemvision.com/ Diseñe y simule diseños completos analógicos, digitales y de señal mixta de forma gratuita
- https://www.ischematics.com/ Captura y simulación de esquemas de circuitos para móviles y web.
- http://www.edautils.com/ - Utilidades EDA para la traducción de RTL, analizadores, integración, etc
- Magic VLSI - Herramienta de diseño VLSI
- Simulación de diseño y modelos de dispositivos - LTSpice que es una popular herramienta de simulación de especias que puede ser descargada
Y como estudiante definitivamente tienes que estar en Github ( Build software better, together ) donde una gran cantidad de código de diseño o software se suben de forma gratuita y es un primer lugar que es posible que desee buscar en cualquier necesidad.
Edición 1: Este nuevo año también he oído hablar de Yosys Open SYnthesis Suite - una herramienta de síntesis abierta que soporta Verilog