MIPS es una arquitectura de conjuntos de instrucciones RISC (reduced instruction set computing) desarrollada por varios investigadores de Stanford a mediados de la década de 1980. Originalmente, el nombre era un acrónimo de Microprocessor without Interlocked Pipeline Stages (microprocesador sin etapas de canalización entrelazadas), pero con el tiempo se volvieron a introducir los enclavamientos entre las etapas de canalización, probablemente por razones de rendimiento a medida que otros procesadores se volvían más avanzados. La decisión de fabricar un procesador sin etapas de canalización entrelazadas se basó en el rendimiento y la simplicidad del diseño. Con los interbloqueos, operaciones como la división de enteros, que consumen mucho tiempo, harían que otras fases del pipeline tuvieran que esperar hasta que la unidad de ejecución terminara con la división. Esto contradice el propósito de la canalización, ya que hace que algunas secciones del procesador queden inactivas. Reducir todas las fases a un ciclo de reloj elimina el ralentí (sin embargo, podría obligar a que el reloj sea más lento).
MIPS sigue el clásico pipeline RISC de 5 fases: Obtención de instrucciones (IF), Decodificación de instrucciones/Objeto (ID), Ejecución (EX), Acceso a la memoria (MEM) y Escritura (WB). MIPS es una arquitectura de carga-almacenamiento, lo que significa que para hacer aritmética en los datos, los valores deben ser leídos explícitamente de la memoria con una instrucción especial de carga y escritos en la memoria con una instrucción de almacenamiento; las instrucciones aritméticas sólo operan en los registros.
En mi opinión, MIPS es una arquitectura realmente grande si usted está interesado en aprender acerca de los ISA, la arquitectura de los ordenadores, y la organización de los ordenadores, ya que es directa y simple, pero no elimina la funcionalidad importante.